Verilog流水线结构对FPGA乘法器性能的影响分析与设计指南
Quick Start打开Vivado 2024.2，新建工程，选择xc7a35ticsg324-1L（Artix-7）作为目标器件。创建一个顶层模块，例化一个…
阅读全文 →ARTICLE HUB
文章
FPGA在线学习平台
1746已发布
39本周更新
全部
置顶
热门
set_max_delay在异步FIFO设计中的约束应用指南（2026年Q2实践）
Quick Start在Vivado 2024.2（或更高版本）中打开一个包含异步FIFO的工程，确保已综合通过。识别异步FIFO的跨时钟域路径——通常是从写时…
阅读全文 →2026年Q2-Q3 FPGA行业深度观察：边缘AI、RISC-V、国产替代与先进封装六大趋势解析
2026年第二季度至第三季度，FPGA行业在边缘AI推理、RISC-V生态、国产数据中心渗透、先进封装、汽车功能安全及开源EDA工具链六大领域呈现出密集的技术突…
阅读全文 →2026年Q2 FPGA行业深度观察：AI推理、国产工艺、CXL 3.0、RISC-V与汽车智驾五大热点解析
2026年第二季度，FPGA行业在AI大模型推理、国产工艺迁移、数据中心互联、RISC-V生态以及汽车智驾等多个维度迎来关键进展。作为面向FPGA、芯片、嵌入式…
阅读全文 →FPGA毕业设计：基于RISC-V软核的SoC搭建全流程实施指南
Quick Start：快速上手安装Vivado 2024.2（或更新版本），并确保已添加Spartan-7 / Artix-7器件支持。从GitHub克隆Ve…
阅读全文 →2026年Q2 FPGA行业深度观察：AI推理、Chiplet互联、汽车标准化与国产EDA突围
2026年第二季度，FPGA行业在多个技术维度上展现出显著的演进趋势。从AI大模型推理的混合精度块浮点（BFP）方案实测数据公开，到UCIe 2.0标准推动Ch…
阅读全文 →FPGA仿真中高效定位跨时钟域同步器失效根因的实践指南
Quick Start准备仿真环境：安装 Vivado 2024.2（或更高版本）以及支持 SystemVerilog 的仿真器（如 Vivado Simula…
阅读全文 →AXI4-Lite 接口时序优化设计指南：基于 Verilog 的流水线实现与验证
Quick Start准备环境：安装 Vivado 2024.2 及以上版本（推荐 2025.1），并确认已添加目标器件库（如 Xilinx Artix-7 /…
阅读全文 →2026年Q2半导体与FPGA行业深度观察：AI引擎、CXL 3.0、RISC-V、国产工艺与汽车智驾五大热点解析
2026年第二季度，半导体与FPGA领域迎来多项关键进展：AMD Versal Premium 2量产推动AI引擎与FPGA深度集成，CXL 3.0标准落地加速…
阅读全文 →FPGA时序约束中set_output_delay在SDRAM接口的2026年Q2实战技巧
Quick Start准备环境：安装 Vivado 2024.2（或更新版本），确认 SDRAM 仿真模型（如 MT48LC16M16A2）已添加至工程。创建工…
阅读全文 →2026年FPGA行业前沿趋势深度解析：从3nm GAA到AI大模型推理的十大关键突破
在半导体工艺持续演进、AI大模型推理需求爆发、以及RISC-V生态加速成熟的背景下，FPGA作为可重构计算的核心载体，正迎来新一轮技术变革与市场机遇。从三星3n…
阅读全文 →2026年Q2：FPGA实现实时视频流H.265编码的功耗优化策略
Quick Start步骤一：准备开发环境。安装Vivado 2025.2（或更新版本），确认支持Xilinx Kintex UltraScale+（如XCKU…
阅读全文 →已显示 12 条