2026年，自学FPGA两年但简历只有课程作业，如何通过基于FPGA的实时图像边缘检测毕业设计项目（Sobel+Zynq）提升面试竞争力？

硅农预备役2024

1小时前

我自学FPGA两年了，能写Verilog，做过UART、I2C、SPI这些基础模块，但简历上只有课程作业，面试总被刷。现在要开始做毕业设计，想选基于FPGA的实时图像边缘检测，用Zynq实现Sobel算子加速。请问这个项目深度够不够？需要补充哪些技术点才能让面试官觉得有工程能力？比如DDR缓存优化、流水线划分、时序约束？

硅农预备役2024

这家伙真懒，几个字都不愿写！

4531K

2026年，FPGA工程师面试被问如何用Verilog实现一个支持AXI4-Stream的循环卷积加速器，如何从环形缓冲区和数据流调度角度设计？上一篇

2026年，芯片行业Chiplet和UCIe接口在数据中心AI加速器中大规模部署，数字IC前端工程师如何掌握Die-to-Die接口的协议解析和设计要点？下一篇

还没有人回答，第一个参与下？

我要回答

回答被采纳奖励100个积分

请先登录