FPGA线上课程平台｜最全栈的FPGA学习平台｜FPGA工程师认证培训
登录
首页-所有问题-其他-正文

2026年，芯片行业Chiplet和UCIe接口落地，数字IC后端工程师如何掌握Die-to-Die接口的物理设计和时序收敛？

EE学生一枚EE学生一枚
其他
2小时前
0
0
1
今年秋招很多后端岗位要求熟悉Chiplet和UCIe，我硕士研究的是传统SoC后端，对Die-to-Die接口不太懂。面试被问过如何做跨芯片的时序收敛，还有物理设计里怎么处理微凸点之间的布线拥塞。想问问各位大佬，有没有推荐的资料或开源项目，能快速补上这些新技能？
EE学生一枚

EE学生一枚

这家伙真懒，几个字都不愿写！
114571.61K
分享：
2026年，孩子是二本电子专业大三，家长如何帮他通过FPGA+传感器项目弥补学校资源短板，提升秋招竞争力？上一篇
2026年，AI芯片公司要求FPGA工程师掌握模型剪枝+FPGA部署，应届生如何通过开源项目快速积累经验？下一篇
FPGA线上课程平台｜最全栈的FPGA学习平台｜FPGA工程师认证培训
还没有人回答，第一个参与下？
我要回答
回答被采纳奖励100个积分
FPGA线上课程平台｜最全栈的FPGA学习平台｜FPGA工程师认证培训
请先登录