2026年，芯片行业‘Chiplet’和UCIe接口标准落地，应届生投递数字IC后端岗位需要重点掌握哪些Die-to-Die接口的物理设计和时序收敛技能？
最近看招聘信息，很多数字IC后端岗位要求熟悉Chiplet和UCIe接口。我研二学的是传统后端流程，对Die-to-Die接口的物理设计不太了解。想请教一下，UCIe接口在布局布线时有哪些特殊约束，比如跨Die的时序收敛怎么处理？是不是需要额外学习先进封装技术，比如Interposer和Bridge？应届生想冲这个方向，有没有推荐的学习路径或开源项目可以参考？
电子爱好者小张
