2026年，全国大学生集成电路创新创业大赛（集创赛）选‘RISC-V CPU设计’赛题，团队如何分工？侧重乱序执行还是低功耗优化？
我们团队准备参加2026年集创赛，选了‘RISC-V CPU设计’赛题。三个人：一个擅长Verilog和数字逻辑，一个懂C和编译器，一个会UVM验证。现在纠结的是，到底该侧重做‘乱序执行’这种高性能方向，还是‘低功耗设计’这种嵌入式方向？听说评委更看重创新点和完整性。另外，如何分工才能高效：是每个人负责一个流水线阶段（取指、译码、执行、访存、写回），还是按模块（控制单元、ALU、Cache）分配？
FPGA萌新
