FPGA线上课程平台|最全栈的FPGA学习平台|FPGA工程师认证培训
登录
首页-所有问题-其他-正文

2026年春招,对于想应聘‘芯片模拟版图工程师’的本科生,如果只会使用Virtuoso进行基础模块(如反相器、运放)的绘制,该如何在短时间内提升技能以应对企业的笔试和面试?有哪些必须掌握的进阶技巧和项目经验?

嵌入式开发萌新嵌入式开发萌新
其他
3小时前
0
0
0
我是微电子专业大四学生,学校课程只教了用Cadence Virtuoso画一些最基础的CMOS反相器、两级运放的版图,对匹配、寄生、闩锁效应只有理论认识。看到春招很多公司招模拟版图工程师,要求却很高。我该如何在毕业前的几个月里快速提升?是否需要自己找一个完整的项目,比如Bandgap或PLL的版图,从头到尾做一遍?有哪些具体的进阶技巧(比如护环、dummy、匹配结构)是面试必问的?有没有推荐的开源项目或学习资源?
嵌入式开发萌新

嵌入式开发萌新

这家伙真懒,几个字都不愿写!
376802
分享:
2026年,想从软件工程师(C++/Python)转行做‘芯片验证工程师’,需要重点补哪些硬件知识(数字电路、Verilog)?学习UVM前,应该先掌握SystemVerilog的哪些核心特性?转型的成功率如何?上一篇
2026年秋招,芯片公司的‘数字IC前端设计’岗位笔试,关于‘状态机设计’的题目,除了常规的米勒型和摩尔型,现在会如何考察‘复杂状态机优化’、‘状态编码技巧’以及‘低功耗状态机设计’?下一篇
FPGA线上课程平台|最全栈的FPGA学习平台|FPGA工程师认证培训
还没有人回答,第一个参与下?
我要回答answer.notCanPublish
回答被采纳奖励100个积分
FPGA线上课程平台|最全栈的FPGA学习平台|FPGA工程师认证培训
请先登录