2026年秋招，数字IC验证工程师的面试中，‘形式验证（Formal Verification）’的考察比重在增加吗？通常会问哪些基础概念和实际应用场景？
我是明年毕业的硕士，正在准备数字IC验证岗位的秋招。发现除了UVM，很多面经里开始提到形式验证（FV）。我在学校只接触过一点，用工具跑过几个简单属性。想请教：1. 目前一线芯片公司（如海思、平头哥、壁仞等）的验证面试，对形式验证的考察到底有多深？是必须掌握还是加分项？2. 通常会问哪些问题？比如属性（SVA）编写、收敛（convergence）判断、与动态仿真结合的场景？有点担心这块成为短板。我要回答answer.notCanPublish回答被采纳奖励100个积分
数字系统初学者
