FPGA线上课程平台|最全栈的FPGA学习平台|FPGA工程师认证培训
登录
首页-所有问题-软件使用-正文

vivado工程添加global define的方法

二牛学FPGA二牛学FPGA
软件使用
7天前
0
0
4

第一步:把sys_define.v添加到工程里面

第二步:选中文件,右键选择set global include


vivado工程添加global define的方法 - 第1张

二牛学FPGA

二牛学FPGA

初级工程师
这家伙真懒,几个字都不愿写!
218392.52W3.27W
分享:
verilog中!=与!==的区别
verilog中!=与!==的区别上一篇
双端口ram与真双端口ram的区别下一篇
双端口ram与真双端口ram的区别
FPGA线上课程平台|最全栈的FPGA学习平台|FPGA工程师认证培训
还没有人回答,第一个参与下?
我要回答
回答被采纳奖励100个积分
FPGA线上课程平台|最全栈的FPGA学习平台|FPGA工程师认证培训
请先登录