首页
试听课
零基础
开发工具下载
vitis
课程
中级精进课程(送板卡+证书)
PRO
初级启航课程(含板卡+证书)
HOT
证书
FPGA工程师证书(初级)
FPGA工程师证书(中级)
就业级
FPGA工程师证书(高级)
资源分享
资源分享
行业资讯
技术分享
工程案例
新人福利
free
FPGA入门精选
精选课程
免费领取课程攻略
free
平台使用手册
Vivado软件下载
问答
登录
首页
-
所有问题
-
软件使用
-
正文
vivado工程添加global define的方法
二牛学FPGA
软件使用
7天前
0
0
4
第一步:把sys_define.v添加到工程里面
第二步:选中文件,右键选择set global include
二牛学FPGA
初级工程师
这家伙真懒,几个字都不愿写!
21
839
2.52W
3.27W
关注
(10)
私信(5)
打赏(0)
生成海报
0
收藏
0
0
分享:
verilog中!=与!==的区别
上一篇
双端口ram与真双端口ram的区别
下一篇
还没有人回答,第一个参与下?
登录
我要回答
回答被采纳奖励100个积分
请先登录
立即登录