FPGA线上课程平台|最全栈的FPGA学习平台|FPGA工程师认证培训
登录
首页-所有问题-技术分享-正文

artix 7 FPGA上电启动速度慢的解决办法

二牛学FPGA二牛学FPGA
技术分享
7天前
0
0
7

解决方法:上电启动速度慢是因为FPGA生成的bit文件采用1-wire形式读取FLAS固件。

打开VIVADO,点击open synthesized Design:

artix 7 FPGA上电启动速度慢的解决办法 - 第1张

第二步,右击Generate bitstream,点击bitstream settings

artix 7 FPGA上电启动速度慢的解决办法 - 第2张

点击configure additional bitstream settings,在里面选择spi x 4

二牛学FPGA

二牛学FPGA

初级工程师
这家伙真懒,几个字都不愿写!
218452.53W3.27W
分享:
vivado编译hls ip报错
vivado编译hls ip报错上一篇
FPGA读数据状态不稳定,时有时无下一篇
FPGA读数据状态不稳定,时有时无
FPGA线上课程平台|最全栈的FPGA学习平台|FPGA工程师认证培训
还没有人回答,第一个参与下?
我要回答
回答被采纳奖励100个积分
FPGA线上课程平台|最全栈的FPGA学习平台|FPGA工程师认证培训
请先登录