2026年，FPGA大赛做实时语音识别，用Zynq实现MFCC和DNN推理，资源占用和延迟怎么平衡？

2天前

准备2026年FPGA大赛，选题是实时语音识别，打算用Zynq做MFCC特征提取加DNN推理的硬件加速。现在卡在MFCC的FFT和滤波器组资源占用太大，DNN的矩阵乘法并行度也上不去。请问各位大佬，PL侧的流水线怎么设计才能把总延迟控制在50ms以内？BRAM和DSP怎么分配最优？有没有开源项目可以参考？

芯片设计小白

这家伙真懒，几个字都不愿写！

161.07K2.11K

2026年，纯小白自学FPGA，是先买开发板还是先看视频学Verilog语法？求真实经验上一篇

2026年，FPGA工程师面试被问手撕Verilog实现AXI4-Stream FIFO，怎么设计才能拿满分？下一篇

还没有人回答，第一个参与下？

我要回答

回答被采纳奖励100个积分

请先登录